经常有学习Verilog的新人问我：为什么我仿真的时候发现所有的模块输出都是红线？一开始我都还是不厌其烦地帮助 […]
跨时钟域问题学习笔记
开写之前，首先我要声明一下，本文中总结的主要内容都可以在这篇在线论文中找到：Clock Domain Cros […]
分享我们对不同语言所知的一切
经常有学习Verilog的新人问我：为什么我仿真的时候发现所有的模块输出都是红线？一开始我都还是不厌其烦地帮助 […]
开写之前，首先我要声明一下，本文中总结的主要内容都可以在这篇在线论文中找到：Clock Domain Cros […]
开始在上面输入您的搜索词，然后按回车进行搜索。按ESC取消。